崗位職責
負責ASIC芯片設計交付及提供相關工藝/工程技術支撐,對交付產品的質量進度成本負責。
1負責ASIC芯片從RTL到GDSII的詳細物理設計與驗證工作,包括物理架構規劃,布局布線電源規劃時鐘樹綜合時序收斂物理驗證電源網絡分析和低功耗設計等,在PPA(性能功耗成本)達成設計/工藝窗口匹配等方面提供有競爭力的解決方案;
2負責ASIC芯片DFT設計及驗證,對測試成本測試覆蓋率失效率交付時間負責,提供有競爭力的測試向量及解決方案,承載測試診斷協助工藝及測試問題快速定位。
任職要求
1微電子計算機通信工程數學自動化材料物理等相關專業本科及以上學歷;
2符合如下任一條件者優先
(1)熟練掌握深亞微米后端物理設計流程,了解Synopsys/Cadence等數字芯片物理設計工具Calibre等物理驗證工具及PT等時序驗證工具;
(2)熟悉數字芯片DFT或前端邏輯設計流程,熟悉verilog等數字電路硬件描述設計語言,了解或能使用 Synopsys或 Mentor相關工具;
(3)研究方向與先進半導體工藝制程及整合開發相關
3對工作充滿熱情有責任心做事細心學習能力強
舉報
負責ASIC芯片設計交付及提供相關工藝/工程技術支撐,對交付產品的質量進度成本負責。
1負責ASIC芯片從RTL到GDSII的詳細物理設計與驗證工作,包括物理架構規劃,布局布線電源規劃時鐘樹綜合時序收斂物理驗證電源網絡分析和低功耗設計等,在PPA(性能功耗成本)達成設計/工藝窗口匹配等方面提供有競爭力的解決方案;
2負責ASIC芯片DFT設計及驗證,對測試成本測試覆蓋率失效率交付時間負責,提供有競爭力的測試向量及解決方案,承載測試診斷協助工藝及測試問題快速定位。
任職要求
1微電子計算機通信工程數學自動化材料物理等相關專業本科及以上學歷;
2符合如下任一條件者優先
(1)熟練掌握深亞微米后端物理設計流程,了解Synopsys/Cadence等數字芯片物理設計工具Calibre等物理驗證工具及PT等時序驗證工具;
(2)熟悉數字芯片DFT或前端邏輯設計流程,熟悉verilog等數字電路硬件描述設計語言,了解或能使用 Synopsys或 Mentor相關工具;
(3)研究方向與先進半導體工藝制程及整合開發相關
3對工作充滿熱情有責任心做事細心學習能力強
舉報
溫馨提示
- 你可能感興趣的職位
- 最近瀏覽記錄
-
9-13K/月
-
8-11K/月
-
4-6K/月
-
面議
-
面議
-
面議
-
面議
-
面議
暫沒有相關信息
- 公司規模:100-499人
- 公司性質:0
- 所屬行業:電力、電氣、自動化、熱力、鍋爐、照明、電池、電源、電纜、光電等
- 聯系人:唐巧
- 手機:會員登錄后才可查看
- 郵箱:會員登錄后才可查看
- 郵政編碼:
工作地址
- 地址:深圳市南山區桃源街道福光社區留仙大道3370號南山智園崇文園區3號樓3003






